IC設計
IP
FPGA設計
FPGA評測
DO-254
電子電路設計與仿真
先進半導體工藝器件建模
半導體熱測試
電子散熱仿真
流體仿真
電氣平臺工程
信息化管理方案
SiP系統級封裝技術
解決方案    

湖北快3走势图易经网:信號完整性和電源完整性

更新日期:2018-01-22 15:50:59  瀏覽次數:12374次  作者:admin  【打印此頁】  【關閉

信號完整性分析(SI)和電源完整性分析(PI)是現代電子設計不可缺少的組成部分。由于芯片信號翻轉速度的不斷加快,引發了一些有害的高速效應。即使在信號運行頻率不高的PCB上也有可能出現這樣的問題。隨著芯片信號轉換速率的加快,信號失真問題也越來越嚴重,這包括過沖/欠沖、振鈴、毛刺、串擾和時序問題。當失真嚴重到一定程度的時候,就會引起系統中的邏輯出現誤判。同時,隨著IC供電種類的增多、功耗的增大以及板層的減少,更小的噪聲余量及不斷增加的工作頻率等方面需求,導致合理的設計電源供電系統變得非常困難。如果供電不足,設計將出現信號完整性問題,印制板設計將因邏輯錯誤而失敗奧。


如今的板級系統設計常?;嵊玫紻DRx高速存儲器。DDRx技術到目前為止已經經歷了DDR,DDR2,DDR3,DDR4,LPDDR3,LPDDR4等時代。DDR4理論上速度可以支持到2400MT/S。DDRx總線走線數量多、速度快、操作復雜、探測困難,給測試和分析帶來了巨大的挑戰。同時,在如今的板級系統上,從板上芯片間到外部系統之間的互連接口都采用高速差分串行連接,如:RapidIO, XAUI,PCIE,SATA,USB和HDMI等。當差分信號的速率達到5Gbps以上,信號完整性更加難以控制,信號衰減、反射、碼間干擾(ISI)以及相鄰信號之間的串擾等都是高速系統設計所面臨的挑戰。同時,在IC轉換速率不斷提高和I/O數量不斷增多的情況下,采用新技術的封裝可以達到200ps的轉換時間,吸取多達20A的電流,同步開關噪聲(SSN)隨著這種趨勢的發展顯著增加。并且,IC轉換速率的提高還會影響電源能量的傳輸,并最終轉化為信號完整性的問題(如:電源網絡上的噪聲、信號的錯誤開關動作、過大的延時等)。同時,電流的熱效應還會引起銅皮溫度的升高,溫升還會帶來導體電阻率的變化。因此,要精確地分析平面上的直流壓降,就必須引入“電/熱協同仿真”的概念肯。


Mentor 公司提供業界優秀的信號完整性和電源完整性解決方案HyperLynx SI、HyperLynx PI。硬件設計工程師、PCB設計工程師和信號完整性分析專家等都可以使用HyperLynx SI和HyperLynx PI,在設計早期甚至Layout之前就可以識別信號完整性和電源完整性的問題,同時可以在設計的階段就發現在實驗室中測試都很難定位的問題,并且立刻在易用的What-if環境下探測解決方案。一旦Layout完成,就可以通過后仿真驗證設計從而保證設計要求得到滿足。這將幫助我們減少設計反復,加快產品上市時間,同時保證產品的可靠性思。


全面的信號完整性分析功能
HyperLynx SI提供全面的信號完整性分析功能,包括: 反射、串擾、時序、EMC等分析。它能夠快速建立復雜互連模型,包括IC、傳輸線、過孔、線纜、連接器和無源器件,并有目的地添加約束條件、設計電路板層疊結構、優化時鐘和其它關鍵信號的拓撲結構及端接方案。同時,支持工業標準的仿真模型,包括: HSPICE、ELDO、IBIS-AMI、S/Y/Z參數、IBIS模型,并能夠進行混合仿真。


 


DDRx仿真分析驗證

DDRx系列的高速存儲器在當今的電子系統設計中得到了廣泛的使用?;詼訢DRx存儲系統設計與驗證的復雜性考慮,HyperLynx SI提供了一套完備、集成的解決方案,采用批處理向導的方式對在布局布線前或已完成布線設計的DDR,DDR2,DDR3,LPDDR3,DDR4,LPDDR4高速存儲系統的信號完整性和時序問題進行分析驗證。
DDRx仿真分析套件具有如下特點:
向導的方式設置參數與分析類型,簡單易用
分析地址總線與數據總線之間的時序關系
 測量時鐘信號與strobe信號之間的歪斜(skew)
 測量所有信號的時序與信號完整性指標
 生成建立/保持時間報告

 高級串擾分析功能



DDRx仿真套件還提供SI/PI協同仿真的功能,能夠捕捉敷銅平面上過孔之間的串擾。



SERDES通道性能驗證

過去的幾年,高速FPGA串行接口速率已經從快速LVDS的1.6Gbps演變為了更高的3.125Gbps(如:PCIE,XAUI)。如今,串行接口的速率已經超過了11Gbps。并且,Xilinx公司最新的Virtex-7系列FPGA的串行接口速率可達到28Gbps。如此高的速率給串行接口的設計與驗證帶來了巨大的挑戰。


通常,SERDES通道性能的驗證是使用器件廠商提供的加密SPICE模型。這種傳統的方法存在如下一些缺點:
仿真速度很慢,大型高速差分系統設計中的仿真時間不可接受
幾乎所有廠商的高速串行器件,其預加重和均衡的參數設置都比較復雜,有時需要經過幾次的仿真實驗才能得到一組比較可靠的參數設置,這也是加密SPICE模型所不能做到的
各器件廠商提供的Design Kit都是基于自己的產品所做的仿真環境。來自不同廠商提供的Design Kit有時不能很好地協同工作

 對于Gbps以上的串行差分通信系統,我們關心的是從驅動器內部鎖存器輸出的信號到達接收器的數據鎖存器整個路徑上的信號質量


針對上述傳統方法存在的一系列問題,HyperLynx SI提供FastEye和IBIS-AMI解決方案完成對SERDES通道性能的快速、精確的驗證。


FastEye仿真解決方案具有如下特點:
 向導的方式設置參數與分析類型,簡單易用
 與傳統SPICE仿真相比,能夠明顯提高仿真速度,在數小時內仿真數十億個bit
 提供預加重與均衡控制,實現自動優化
 能夠產生信號通道的最壞波形信號激勵

 輸出可視化的浴盆曲線,統計驗證誤碼率是否達到要求



三維電磁場建模與仿真

隨著系統數據率進入了吉比特領域,考慮非均勻互連的不連續性帶來的影響變得越來越重要。主要有兩類最基本的互連不連續:

 PCB上不規則形狀的互連對象,如:過孔、走線拐角、非均勻走線

 IC以及PCB之間的互連結構


過去,對電路板上的均勻走線和封裝使用靜態或準靜態場解算器進行建模。那些尺寸小、不規則形狀的對象都采用近似或直接忽略的方式處理,這樣的方法對于沿速率相對較慢的信號的建模與仿真已經足夠了。


但是,對于吉比特級的系統,特別是對于那些數據率超過了5Gbps的信號,電路板和封裝的細微結構造成的不連續性將顯著影響信號的質量,這將引起眼圖的閉合并帶來不可接受的誤碼率。因此,對于吉比特級系統的分析,需要引入三維電磁場全波分析技術。


HyperLynx SI提供三維電磁場建模與仿真功能,具有如下一些特點:

 在Linesim中集成HyperLynx 3D EM三維電磁場仿真引擎,能夠在“前端”實現三維過孔物理結構電磁建模 


 提供Boardsim與HyperLynx 3D EM的接口,能夠提取復雜PCB結構的3D模型,從而實現精確的三維電磁場建模與仿真



分析IR壓降

HyperLynx PI能夠識別潛在的直流電源分配問題。如過多的壓降,這將導致IC出現故障?;褂懈叩緦髏芏然蜆蟮墓椎緦?,這將導致印制板的損壞。所有的仿真結果都可以通過圖形化的方式查看,也可以生成仿真報告,這些都將有助于快速容易地定位DC電源分配的問題。


Pre-layout
 在PCB板導入CAD前設置Plane Shape,電壓源和負載
Post-layout
 將PCB設計數據讀入到HyperLynx PI分析環境
對單個網絡或整個PCB做DC分析
 導出到前仿真環境做what-if分析



電/熱協同仿真

HyperLynx PI中DC Drop分析集成了熱仿真器。電源完整性分析引擎(DC Drop)對電源網絡進行仿真,提供功率密度給熱分析器,熱分析器根據器件功耗運行熱仿真,此過程源于PI仿真。系統多次迭代上述過程,獲取更新后的基于溫度的電阻值,直到仿真收斂。



優化PDN

HyperLynx PI能幫助優化電源分配網絡(PDN),通過分析可以確定PDN能有效地抑制噪聲到底需要多少個電容?放置在哪?怎么安裝?并且分析阻抗對平面上噪聲傳播的影響。


Pre-layout
 電源平面編輯
 完整的what-if分析
 創建板框,平面開槽,增加銅皮
 放置、移動電容,改變模型和寄生參數,修改安裝方式
 修改層疊結構,電介質參數
 增加電源引腳,增加或去除過孔

 去耦分析和平面噪聲分析


Post-layout
 將PCB設計數據讀入到HyperLynx PI分析環境
 分析PDN的阻抗
 導出到前仿真環境做what-if分析,如增加或去除電容,改變容值,安裝方式,層疊結構等
 進行平面噪聲分析得出去耦的策略



SI/PI協同仿真

信號的轉換速率不斷提高也會影響電源能量的傳輸,最終會引起信號完整性的問題。這種問題通常表現為:電源網絡上的噪聲或信號網絡上過大的延時、錯誤的開關動作等。HyperLynx PI提供SI/PI協同仿真功能,用于分析由信號過孔帶來的信號與電源平面之間的相互影響。



HyperLynx 9.2新功能


信號完整性分析特性


  • 支持多個網絡的選擇和協同仿真
  • 支持過孔背鉆工藝
  • 支持梯形橫截面的傳輸線結構
  • 支持模型文件子目錄的選動態更新
  • 更新了IBIS可視化編輯器中IBIS模型規范校驗和解析
  • 集成了最新版本的ADMS混合信號仿真引擎
  • 改進了SI的模型分配和管理
  • 支持對電源網絡走線的建模



DDRx分析特性


  • 完全支持對DDR4和LPDDR4的分析
  • 獨立的過沖和下沖控制




串行總線特性


  • 支持最新的IBIS-AMI模型構造
  • 在FastEye分析中支持CTLE均衡技術
  • 在FastEye和AMI向導中提供高級編碼模式
  • 最新的仿真引擎改進了對S參數模型的抽取
  • 在Touchstone查看器中支持IEEE 802.3背板以太網度量標準
  • 將S參數模型從標準到混合模式的轉換變的更容易




電源完整性特性


  • 在去耦分析中支持芯片電源引腳的群組管理
  • 對直流壓降分析進行了顯著的性能改進




信號/電源完整性協同仿真特性


  • 支持具有同步開關噪聲(SSO)效應的IBIS 5.0模型
  • 對于考慮SSO效應的模型,加強了時序分析的處理能力


HyperLynx在Xpedition VX.1流程中的改


  • 增加了PCB的三維顯示功能
  • 支持從導出的CCE和ODB++文件獲取背鉆數據
  • 支持從CES約束文件導入疊層結構數據




HyperLynx 9.3新功能


最新的DDRx分析特性


  • 可以為每個信號賦予不同的激勵以達到更精確的串擾分析;
  • 支持DDR4LPDDR4的數據翻轉功能;
  • 在時序模型向導中支持DDR4規格;
  • 支持理想的控制器模型;
  • 支持基于HTML的仿真報告格式;
  • DDRx仿真中可以考慮電源因素;






最新的SerDer3D電磁場功能


  • 支持基于Nimbic nWave 最新的3D全波電磁解析器;
  • 在LineSim和BoardSim中集成了最新的全波解析器;
  • 利用HyperLynx DRC的快速模式匹配可以自動識別3D區域;
  • 支持COM(Channel Operating Margin)分析;
  • 在FastEye,IBIS-AMI仿真向導中支持PAM-4信號的分析;





最新的電源完整性分析功能


  • 基于Nimbic技術的高級2.5D電源完整性解析器;
  • 針對于2.5D解析器,增加了高級去耦向導分析功能;








HyperLynx 9.4新功能


軟硬結合板的信號完整性仿真支持


  • 支持多個疊層結構設置模式;
  • 全新的疊層結構管理器;
  • 可以定義獨特的疊層結構區域;
 




最新的信號完整性仿真功能


  • 后仿真中支持IPC-2581文件的導入;
  • 在通用的批處理仿真中可以輸出HTML格式的報告;
  • 在前仿真DDRx向導中,支持ODT值的掃描;


最新的電源完整性分析功能


  • 全新的直流仿真報告;
  • 高級去耦分析低頻可以支持到10KHz;
  • 高級去耦向導分析可以輸出環路電感報告;
  • 增加了去耦電容的模型庫;





兼容的PCB設計系統

 Mentor Graphics PADS Layout,Expedition PCB,Board Station
 Cadence Allegro,SPECCTRA,OrCAD
 Altium Protel,P-CAD
 Intercept Pantheon
 Zuken CADStar,CR3000/5000PWS,Visula,Board Designer

  • 奧肯思總部
  • 電話:010-68058081
  • 傳真:010-10-68058085
  • 地址:北京市朝陽區朝外西街3號兆泰國際中心C座501A?
  • 奧肯思研發與培訓中心
  • 電話:010-82346812
  • 傳真:010-82346802 ext.8002
  • 地址:北京市海淀區中關村軟件園3號樓B座二層1219室
  • 奧肯思上海分公司
  • 電話:021-54591058
  • 地址:上海市徐匯區龍華中路596號綠地中心A座501室(200032)
  • 奧肯思成都分公司
  • 電話:028-86716980
  • 傳真:028-86716983 -109
  • 地址:成都市青羊區蜀金路1號金沙萬瑞中心C座1706-1707室
               法律聲明     網站地圖     加入奧肯思     友情鏈接     幫助中心     關于奧肯思

Copyright 2014 acconsys All Rights Reserved 京ICP備12034336號-1

版權所有:奧肯思(北京)科技有限公司  技術支持:上海網站建設